пункт 2: linkage бывает не только статической и динамической, манглинг тесно с ней связан, так что нет смысла выделять его отдельно, да и вообще это деталь реализации. Single compilation unit - это чево? Тогда уж стадии компиляции надо было описывать. Ну static inline туда же, если уж мы заговорили об темных углах C++.
пункт 3: livelock, priority inversion, сети Петри.
пункт 4: как бы на x86 свет клином не сошелся, как минимум надо RISC и DSP.
пункт 5: NOR, NAND и транзисторы - это хорошо, а вот должен ли кандидат на теорминимум знать какие вообще типы логики бывают? Ардуина вообще там в хуй не уперлась, pardon my Klatch. Нет ни одного упоминания про параллельные и последовательные шины: ISA, PCI, PCI-e, HyperTransport, FC... чего там еще бывает...
в пункте 6 за каким-то хером упомянуты u/v pipe, но не упомянуты модели памяти, параллельные топологии (SMP, SMT, NUMA и другие), упомянуты тайминги памяти, но не написано какие вообще интерфейсы памяти бывают (просто для размышлений - должен ли отличаться интерфейс NAND flash от DDR-3 или нет?), и откуда там вообще берутся эти самые тайминги.
no subject
пункт 2: linkage бывает не только статической и динамической, манглинг тесно с ней связан, так что нет смысла выделять его отдельно, да и вообще это деталь реализации. Single compilation unit - это чево? Тогда уж стадии компиляции надо было описывать. Ну static inline туда же, если уж мы заговорили об темных углах C++.
пункт 3: livelock, priority inversion, сети Петри.
пункт 4: как бы на x86 свет клином не сошелся, как минимум надо RISC и DSP.
пункт 5: NOR, NAND и транзисторы - это хорошо, а вот должен ли кандидат на теорминимум знать какие вообще типы логики бывают? Ардуина вообще там в хуй не уперлась, pardon my Klatch. Нет ни одного упоминания про параллельные и последовательные шины: ISA, PCI, PCI-e, HyperTransport, FC... чего там еще бывает...
в пункте 6 за каким-то хером упомянуты u/v pipe, но не упомянуты модели памяти, параллельные топологии (SMP, SMT, NUMA и другие), упомянуты тайминги памяти, но не написано какие вообще интерфейсы памяти бывают (просто для размышлений - должен ли отличаться интерфейс NAND flash от DDR-3 или нет?), и откуда там вообще берутся эти самые тайминги.